### CTDB1 (Clock & Trigger Distribution Board, Rev. 1)

### Hinweise für den LP-Entwurf

### Mechanik

Abmessungen: 233,3 mm x 160 mm (wie 6u standard VME-Karte)

Kartendicke: 1.6 .. 2 mm

Die Befestigungsbohrungen isoliert (nicht auf GND).

Die Backplane-seitigen Steckverbinder sind bereits platziert. Die Y-Werte sind kritisch, da passend zur Backplane.

Die Backplane-seitigen Steckverbinder (top side) sind Einpress-Stv..

Die Front-seitigen sollten etwa 5 mm über das Board hinausragen.

Der Abstand zw. Innenkante der Frontplatte und linkem Boardrand beträgt 2,5 mm.

Die Frontplatte ist 2.5 mm dick. Wegen der Anzahl der RJ45-Kanäle (15) entspricht die Frontseite nicht dem üblichen Standard bzgl. der Befestigungsbohrungen für die Frontplatte. Deshalb gibt es oben und unten extra Montageflächen 10 x 5 mm inkl. Befestigungsbohrungen. Im Bereich der oberen und unteren Boardkante sollte in diesen Flachen kein Kupfer sein, um ein nachträgliches Entfernen dieser Flächen zu ermöglichen.

Die frontseitigen RJ45 Steckverbinder sind so platziert, dass sie sich jeweils die Bohrungen für die zwei Gehäuse(Abschirmungs)-Pins teilen (mit DRC off).

### Platzierung und Routing

Kritisch ist die Anordnung der Backplane-seitigen Steckverbinder J1..J5 (bereits platziert) sowie frontseitig J8,J9 und J14 (bereits platziert) . Die anderen Parts sind nur in etwa platziert und können verschoben werden.

Für den oberen frontseitigen RJ45-Kanäl gibt es bereits eine Vorplatzierung. Diese sollte optimiert und für die restlichen 14 Kanäle übernommen werden.

LP1 mit V129..V131 :

 rotieren, mit einem Winkel von 45° entgegen dem Uhrzeigersinn, so dass die LEDs von oben (Crate) sichtbar sind. Die obere Ecke von LP1 sollte etwa 4 mm von der oberen Boardkante entfernt sein.

Netze DTB\_P24V und DTB\_GND:

im Bereich der Steckverbinder J2, J3 können bis zu 30 A fliessen.

Dieser Strom teilt sich auf in 15 x 2 A Portionen / pro RJ45-Kanal.

Man könnte in einer Ebene eine Kammstruktur (zwei gegenüberliegende, verzahnte Kämme) erzeugen, mit den Potentialen DTB\_GND und DTB\_P24V. Im Bereich J2, J3 müsste dann eine Stromaufteilung über mehrere Layers erfolgen.

DC/DC Converter U3:

die Netze SW\* sollten möglichst kurz sein aus dickem Kupfer bestehen.

Die Netze FB\* sollten von SW\* durch eine GND-Ebene getrennt sein, um Übersprechen zu verhindern. Unter U3 GND-Kupfer, umlaufend um U3 und Cs mit Vias alle GND-Ebenen verbinden.

### Lagenaufbau

Je nach Bedarf, vermutlich genügen 8 Lagen .

### Impedanzen

|  |  |  |  |
| --- | --- | --- | --- |
| Signal | Impedanz | Technologie | Bemerkung |
| DTB\_CLK\_P/N | 100 Ohm | beliebig | Möglichst kurz |
| DTB\_PPS\_P/N | 100 Ohm | beliebig | Möglichst kurz |
| BP\_CLK\_P/NBP\_PPS\_P/N | 100 Ohm | Edge coupled offset stripline | Gleiche Länge (+/- 5 mm)  |
| CLK\_P/NPPS\_BUSY\_P/N | 100 Ohm | Edge coupled offset stripline | Gleiche Länge (+/- 5 mm)  |
| SPI\_MISO\_P/N | 100 Ohm | beliebig | Möglichst kurz |
| SPI\_MOSI\_P/N | 100 Ohm | beliebig |
| SPI\_SCLK\_P/N | 100 Ohm | beliebig |
| SPI\_SYNC\_P/N | 100 Ohm | beliebig |
| L2\_TRG\_P/N | 100 Ohm | beliebig |
| L2\_TRIG\_P/N | 100 Ohm | beliebig |  |
|  |  |  |  |
| L1\_TRIG(1..15)L1\_BUSY | 50 Ohm | Symmetric stripline | Gleiche Länge (+/- 5 mm) |
| BP\_INTn | 50 Ohm | beliebig | Möglichst kurz |
|  |  |  |  |
| BP\_ADDR(0..4) | beliebig | beliebig |  |
|  |  |  |  |
| BP\_MISO\_P/N | 100 Ohm | beliebig |  |
| BP\_MOSI\_P/N | 100 Ohm | beliebig |  |
| BP\_SCLK\_P/N | 100 Ohm | beliebig |  |
| BP\_SYNC\_P/N | 100 Ohm | beliebig |  |
|  |  |  |  |
| TIB\_BUSY\_P/N | 100 Ohm | beliebig |  |
| TIB\_CAMERA\_T1\_P/N | 100 Ohm | beliebig |  |
| TIB\_CAMERA\_T2\_P/N | 100 Ohm | beliebig |  |
| TIB\_CLK\_P/N | 100 OhmEdge coupled offset stripline | Gleiche Länge (+/- 5 mm) |
| TIB\_PPS\_P/N |
| TIB\_EVENT\_T\_P/N | 100 Ohm | beliebig |  |
| TIB\_SPARE1\_P/N | 100 Ohm | beliebig |  |
| TIB\_SPARE2\_P/N | 100 Ohm | beliebig |  |
| TRIG\_IN\_P(1..15)/N(1..15) | 100 Ohm | Edge coupled offset stripline | Gleiche Länge (+/- 5 mm) |
| TRIG\_OUT\_P(1..15)/N(1..15) | 100 Ohm | Edge coupled offset stripline | Gleiche Länge (+/- 5 mm) |
|  |  |  |  |
| BP\_P24V |  | Dicker Leiterzug | Power |
| P24V\_FUSED |  | Dicker Leiterzug | Power |
| P24V |  | Dicker Leiterzug | Power |
|  |  |  |  |
| OUT2 |  | Lokale Kupferfläche | Bei U3 |
| P3V3 |  | Eine Lage | Power Ebene |
| P2V5 |  | Lokale Kupferfläche | Oder Power Ebene |
| P1V2 |  | Lokale Kupferfläche |  |
|  |  |  |  |
| DTB\_P24V |  | Lokale Kupferfläche über 3..n Lagen | Nahe J2 max. 30A ! |
| DTB\_GND |  | Lokale Kupferfläche über 3..n Lagen | Nahe J3 max. 30A ! |